Ball grid package with integrated passive circuit elements.	
Patent Number:	□ <u>EP0675539</u> , <u>A3</u>
Publication date:	1995-10-04
Inventor(s):	PEDDER DAVID JOHN (GB)
Applicant(s):	PLESSEY SEMICONDUCTORS LTD (GB)
Requested Patent:	☐ <u>JP7283372</u>
Application Number:	EP19950300676 19950203
Priority Number(s):	GB19940006377 19940330
IPC Classification:	H01L23/538; H01L23/498; H01L25/16
EC Classification:	<u>H01L23/538F</u> , <u>H01L25/16</u> , <u>H01L23/498C4</u>
Equivalents:	☐ <u>GB2288074</u> , ☐ <u>GB2288286</u> , ☐ <u>US5717245</u>
Cited Documents:	<u>US5216278; EP0582315; US5285352; US5355283; EP0491161; EP0578028; US4297647; US5240588</u>
Abstract	
A ball grid array arrangement comprises a dielectric multilayer substrate, in a lower metallisation layer of which is disposed an array of solder balls. A passive circuit element is integrated into at least one of the metallisation layers. The arrangement may be either a discrete component consisting of a triplate transmission-line resonator or interdigitated filter integrated into an inner metallisation layer and defined by that layer in conjunction with adjacent layers, or it may take the form of an IC carrier or multichip-module carrier having such transmission structures situated within a central die-attach area of the substrate and having also a peripheral area containing bonding structures for the mounting of at least one chip or chip module. There will normally be at least two groups of such bonding structures, and a passive circuit element in the form of an inductor may be formed in the upper metallisation layer between adjacent groups of bonding structures.	
Data supplied from the esp@cenet database - I2	

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-283372

(43)公開日 平成7年(1995)10月27日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/04

21/822 23/12

H01L 27/04

М

23/ 12

審査請求 未請求 請求項の数20 FD (全 11 頁) 最終頁に続く

(21)出願番号

特願平7-77335

(22)出願日

平成7年(1995)3月8日

(31)優先権主張番号 9406377.3

(32)優先日

1994年3月30日

(33)優先権主張国

イギリス (GB)

(71)出願人 592201151

プレッシー セミコンダクターズ リミテ

ッド

イギリス エスエヌ2 2キューダブリュ ー ウィルトシャー スウィンドン チェ

ニーマナ(番地なし)

(72)発明者 デイヴィッド ジョン ペダー

イギリス シーヴィ36 5エルビー, ウォ リックシア, ロング カムプトン, クラー クス レーン, プライリー (番地なし)

(74)代理人 弁理士 飯田 伸行


(54) 【発明の名称】 BGAパッケージ構成

(57)【要約】

(修正有)

【目的】 モデュールパッケージと周囲の回路を多数の 接続によりでき、またマルチチップモデュール部品を効 果的に接地できる上に、接続間の良好なアイソレーショ ンを可能にし、マルチップモデュール24をテストでき

【構成】 多層誘電体基板12からなり、これの下側メ タライジング層30~32にソルダボールアレイ22を 設ける。メタライジング層の少なくとも1つに受動回路 素子を集積化する、この構成は中間メタライジング層に 形成され、かつ該層が隣接層とともに形成するトリプレ ート伝送ライン共振器がディスクリート部品であっても よく、伝送構造を基板の中心にダイアタッチェリア内部 に設け、かつ周辺エリアを含むポンディング構造で少な くとも1つのチップまたはチップモデュールを実装する I Cキャリア等の形であってもよい。



【特許請求の範囲】

【請求項1】 メタライジングした上下層30、32及 び少なくとも1層の中間層31からなる多層誘電体基板 12を有するBGA構造10において、該下側メタライ ジング層32がソルダボール22のアレイを有し、かつ メタライジングした層の少なくとも1層に受動回路素子 60、70、75、81、100を集積化したBGA構

【請求項2】 該受動回路素子が、少なくとも1つの中 間メタライジング層31に形成され、かつ該層が隣接メ 10 タライジング層30、32及び介在誘電体層33、34 とともに形成するトリプレートライン共振器伝送ライン 構造60である請求項第1項に記載のBGA構成。

【請求項3】 該受動回路素子が、少なくとも1つの中 間メタライジング層31に形成され、かつ該層が隣接メ タライジング層30、32及び介在誘電体層33、34 とともに形成するインターデジタルフィルター伝送ライ ン構造70である請求項第1項に記載のBGA構成。

【請求項4】 該伝送ライン構造を上側又は下側メタラ イジング層に形成した表面マイクロストリップ部分まで 20 けた請求項第8~14項のいずれか1項に記載のBGA 延設し、そして該マイクロストリップ部分が、該伝送ラ イン構造の電気応答をトリミングするために選択的に除 去できる露出メタライジング領域になる請求項第2項又 は第3項に記載のBGA構成。

【請求項5】 該表面マイクロストリップ上に誘電体を コーチングして、レーザトリミング用のレーザ光の吸光 性を改善する請求項第4項に記載のBGA構成。

【請求項6】 該伝送ライン構造をソルダボール22の 隣接列間に形成した請求項第4項又は第5項に記載のA GB構成。

該メタライジング層の少なくとも1層に 【請求項7】 1つ以上のグランドプレーン13、23を形成した請求 項第1~6項のいずれか1項に記載のBGA構成。

【請求項8】 該基板が、少なくとも1つのチップ又は マルチチップモジュール24を実装する中心ダイアタッ チエリア13と、ソルダボール22の少なくとも1部と 上記の少なくとも1つのチップ又はマルチチップモジュ ール24との間を電気的に接続するボンディング構造2 0を含む周辺エリアとを有する請求項第1~7項のいず れか1項に記載のBAG構成。

【請求項9】 該受動回路素子を、該中心ダイアタッチ エリア13内において上記の少なくとも1つの中間メタ ライジング層31に形成した請求項第8項に記載のBA C機成。

【請求項10】 該周辺エリアが少なくとも2群のポン ディング構造15、16、17、18を有し、そして該 受動回路素子をポンディング構造の隣接群間において該 周辺エリアに設けた請求項第8項に記載のBAG構成。

【請求項11】 該受動回路素子がインダクタ75であ る請求項第10項に記載のBGA構成。

【請求項12】 インダクタ75を上側メタライジング 層に形成した請求項第11項に記載のBGA構成。

【請求項13】 インダクタ75に隣接してキャパシタ 76を実装して、該BGA構成に実装した該チップ又は チップモジュール24内部の回路をチューニングできる ように請求項第11項又は第12項に記載のBGA構

【請求項14】 中心エリアにおいて上下のメタライジ ング層30、32に形成したグランドプレーン13、3 3を有し、中心エリアにおける下側メタライジング層3 2のソルダボール22の少なくとも1部をグランドプレ ーンに対する共通グランド接続として割り当てた請求項 第8~13項のいずれか1項に記載のBGA構成。

【請求項15】 周辺エリアのポンディング構造が上側 メタライジング層30に形成したワイヤポンドパッド2 0であり、該パッド20が信号パッドか、あるいはグラ ンドパッドかパワーサプライパッドV1-V4のいずれ かであり、そして該信号パッドの少なくとも1部のそれ ぞれをグランドパッド又はパワーサプライパッド間に設 構成。

【請求項16】 該周辺エリアの外側部分周囲に設けた 封止リング14が、封止カパー21をBGA構成にポン ディングする封止カバーボンディング構造になる請求項 第8~15項のいずれか1項に記載のBGA構成。

【請求項17】 該封止リング14が、下側メタライジ ング層32のソルダボール22によって接地されるよう にした請求項第16項に記載のBAG構成。

【請求項18】 上側メタライジング層の中心グランド 30 プレーン13と周辺封止リング14との間にポンディン グ構造20を設けた請求項第16項又は第17項に記載 のBGA構成。

【請求項19】 請求項第8~18項のいずれか1項に 記載のBGA構成を有するとともに、該BGA構成にマ ルチチップモジュール24を実装したマルチチップモジ ュール体。

【請求項20】 請求項第19項に記載のマルチチップ モジュール体を有するマルチチップモジュール無線又は 通信デバイス。

【発明の詳細な説明】 40

[0001]

【発明の技術分野】本発明はBGA(ball gri d arrayの略) パッケージ構成に、特に、とはい ってもこれには限定されないが、マルチチップモジュー ルを他の回路に接続するためのBGAパッケージ構成に 関する。

[0002]

【従来の技術】小型で、高性能な上に、費用効果性のあ る実装部品については極めてコンパクトで、その上コス 50 トの低い無線通信やその他の r f 通信回路を構成できる

ことがますます要求されている。

【0003】BGAパッケージ構成は、高速(~50M Hzクロックレートかそれ以上)で、ピンカウントの高 いデジタルASIC(特定用途向き集積回路)や、その 他の関連するシリコンIC装置をコンパクトなパッケー ジに実装するために開発されたものである。これらBG Aパッケージは、耐火性のメタライジング系(例えば、 タングステン)及びアルミナ(窒化アルミニウム)誘電 体を使用する同時焼成セラミック法、あるいは有機複合 積層体にメッキ銅メタライジングを利用するプリント回 10 路板等の方法によって製造されている。パッケージ基板 は、それぞれにソルダボール接続を与えたエリアアレイ のソルダリングが可能なメタライジングパッドを支持す るものである。メタライジングした、適当なインターレ イヤービアの層が8層以下からなる多層パッケージ基板 構造もあり、これによれば、パッケージ基板のソルダー パッド接続とパッケージの上面に列状に設けたワイヤボ ンドパッドとの間に必要な、密度の高いルーチングを実 現できる。また、ソルダリングが可能な封止リングをパ ッケージ上面の周囲にメタライジングするもできる。こ 20 の場合、パッケージ組立体は、金属リッド構造体の封止 によるか、あるいは適当な充填又は非充填有機質材で力 プセル化するか成形することによって完成することがで きる

[0004]

【発明により解決すべき課題】集積受動部品を組込んだ マルチチップモジュール(MCM-D)基板に支持し た、混載法によるシリコン集積回路デバイス及びG a A s モノリシック立体集積回路を使用する無線通信装置等 については、従来の表面実装体に比較して、装置の物理 30 的サイズを大幅に小さくすると、モジュールパッケージ を非常にコンパクトなパッケージ形態の周囲回路に多数 の接続によって接続する必要がある。例えば、基板サイ ズがわずか 1 0 mm³ に過ぎないマルチチップモジュー ル(MCM) パッケージの場合は、信号、サプライやグ ランド接続に関して120程度の接続が必要と考えられ る。

【0005】加えて、これら装置の性質が高周波性質で あるため、MCM-D基板、その実装マイクロ波GaA は高くなければならず、またサプライ接続のインダクタ ンスは低くなければならず、そして外部信号接続につい ても非常に短く、また低インダクタンスでなければなら ない。

【0006】さらに、組み立てたマルチチップ無線モジ ュールをテストする必要もある。

【0007】上記課題を少なくともひとつ解決するだけ でなく、BGAの単一構成部品としてディスクリート部 品を実現するBGA構造が望まれている。

[8000]

【課題を解決するための手段】本発明の第1態様は、メ タライジングした上下層及び少なくとも1層の中間層か

らなる多層誘電体基板を有するBGA構造において、該 下側メタライジング層がソルダボールのアレイを有し、 かつメタライジングした層の少なくとも1層に受動回路 素子を集積化したBGA構造を提供するものである。

【0009】このような構造はそのままBGAの単一構 成部品としてのディスクリート部品として使用すること も可能であり、あるいは以下に述べるその他の部品とと もに使用すれば、受動回路素子を組込んだデバイスキャ リアになる。

【0010】該受動回路素子は、少なくとも1つの中間 メタライジング層に形成され、かつ該層が隣接メタライ ジング層及び介在誘電体層とともに形成するトリプレー トライン共振器伝送ライン構造か、あるいはインタデジ タルフィルター伝送ライン構造であればよい。

【0011】該伝送ライン構造は、上側又は下側メタラ イジング層に形成した表面マイクロストリップ部分まで 延設すればよい。この場合、該マイクロストリップ部分 が、該伝送ライン構造の電気応答をトリミングするため に選択的に除去できる露出メタライジング領域になる。 このように、短い表面マイクロストリップを使用する と、同時焼成時にセラミック基板の寸法収縮により生じ る製造許容誤差を補正することができる。

【0012】通常、このような表面マイクロストリップ 構造のトリミングはレーザによって行うが、トリミング 構造のトリミング時の吸光性を改善するためには、この 表面マイクロストリップ部分に誘電体をコーチングす

【0013】伝送ライン構造は、ソルダボールの隣接列 間に形成すればよい。また、1つ以上のグランドプレー ンをメタライジング層の少なくとも1層に形成すれば、 各層の1つ以上のグランドプレーンをリンクするために 必要になることがあるスルーピアの完全性を維持するこ とができる。

【0014】基板は、少なくとも1つのチップ又はマル チチップモジュールを実装する中心ダイアタッチエリア と、ソルダボールの少なくとも1部と上記の少なくとも 1つのチップ又はマルチチップモジュールとの間を電気 s、そして高速シリコン能動素子のグランディング効率 40 的に接続するポンディング構造を含む周辺エリアとで構 成すればよい。

> 【0015】このようなBGAデバイスをキャリングす る構成に受動回路素子を集積化することには利点があ る。換言すれば、チップ又はマルチチップモジュール内 部の各種回路の特性をBAG構成それ自体でトリミング でき、これによってチップ又はモジュールテストを実施 してから、BGA構成を別な回路の一部とすることがで きる。

【0016】該受動回路素子は、中心ダイアタッチエリ 50 ア内において上記の少なくとも1つの中間メタライジン 5

グ層に形成すればよい。

【0017】周辺エリアは、少なくとも2群のポンディ ング構造を有していればよく、そして受動回路素子は、 ボンディング構造の隣接群間において周辺エリアに設け ればよい。受動回路素子はインダクタであればよく、こ れは上側メタライジング層に形成することができる。イ ンダクタの上側メタライジング層への集積化によって、 中間層に対向する該層の導電率を高くでき、従って部品 のQ値を確実に高くでき、また下側メタライジング層に スを確実に低くできるため、自己共振周波数を確実に高 くできる。

【0018】インダクタに隣接してキャパシタを実装す れば、BGA構成に実装したチップ又はチップモジュー ル内部の回路をチューニングすることができる。

【0019】本発明のBGA構成では、中心エリアにお いて上下のメタライジング層にグランドプレーンを形成 することができ、この場合には、中心エリアにおける下 側メタライジング層のソルダボールの少なくとも1部を グランドプレーンに対する共通グランド接続として割り 20 造体を稠密化する。 当てる。

【0020】周辺エリアのポンディング構造は。上側メ タライジング層に形成したワイヤボンドパッドであれば よく、この場合パッドは信号パッドか、あるいはグラン ドパッドかパワーサプライパッドのいずれかであり、そ して信号パッドの少なくとも1部のそれぞれをグランド パッド又はパワーサプライパッド間に設ける。

【0021】周辺エリアの外側部分周囲に封止リングを 設けることができ、この封止リングが、封止カバーをB 造になる。封止リングを、下側メタライジング層のソル ダボールによって接地されようにしてもよい。好ましく は金属製の封止リングを使用すると、第1に、BGAパ ッケージをほこりや水分から保護でき、また第2に、金 属製の場合には、デバイスをRF干渉から電気的に遮断 できる利点がある。

【0022】上側メタライジング層の中心グランドプレ ーンと周辺封止リングとの間にボンディング構造20を 設けることもできる。

イヤボンドパッドの少なくとも1部(即ち、パワーサブ ライパッド)を設けると、信号パッド間の信号分離を大 きくできる利点がある。

【0024】 本発明の第2旗様は、上記BGA構成を 有するとともに、該BGA構成にマルチチップモジュー ルを実装したマルチチップモジュール体に関する。

【0025】 本発明の第3態様は、上記マルチチップ モジュール体を有するマルチチップモジュール無線又は 通信デバイスに関する。

[0026]

6

【実施例】図1、2及び3について説明すると、図1は 本発明の第1実施例によるBGA構成10の簡単な平面 図である。このパッケージ10は多層基板12で構成 し、該多層基板はメタライジングした3つの層30、3 1、32及び2つの介在層33、34からなる。上側メ タライジング層30には、グランドプレーン用ダイアタ ッチパッド13、周辺封止リング14及びワイヤボンド パッド20の4つの群15~18を形成する。下側メタ ライジング層の中心部には、同様に、グランドプレーン 対するスペースを大きくでき、従って漂遊キャパシタン 10 がある。基板12はタングステンやモリブデン等の耐火 性メタライジング系やアルミナ (窒化アルミニウム) 誘 電体を使用して、同時焼成法によって構成する。この方 法では、メタライジングパターンはタングステンやモリ プデン等の粉末インクをテープ状の未焼成A12O3層に スクリーン印刷することによって形成する。このテープ は有機パインダーによって一体化した粉末セラミック誘 電体からなる。パターンを印刷によって形成した場合、 テープ各層を積層し、得られた積層体を1650~19 00℃で焼成して、パインダーを除去するとともに、構

> 【0027】BGAパッケージ及びMCMに使用する材 質の熱安定性に応じて、金-錫共融合金組成物または低 融点ソフトソルダ組成物のいずれかを使用すると、封止 リング14があるため、導電性リッド21をBGAに接 緯できる。

【0028】封止リング14、下部グランドプレーン及 びダイアタッチパッド13は下側メタライジング層32 に形成したソルダボール22の群によって接地する。こ のように、多数のソルダボールを使用すると、対象とな GA構成にポンディングする封止カバーボンディング構 30 る面を極めて低いインダクタンスで接地することができ る。ワイヤポンドパッド20は、少なくとも1つのチッ プダイ、すなわちマルチチップモジュール (MCM) 2 4を、BGAパッケージ10を実装するカード(図示せ ず) 上の回路に電気的に接続する手段である。換言すれ ば、MCM24上のワイヤボンドパッド26をBGA基 板12上の対応するワイヤボンドパッド25にリンクす るワイヤボンド25によって、また中間メタライジング 層31に形成したトレースによって、MCM24とソル ダポール22とを接続する。また、誘電体層33、34 【0023】グランド電位にあるパッド間に信号搬送ワ 40 に形成した金属充填ビア11によってパッド20と中間 メタライジング層31との間を、そして中間メタライジ ング側層31とソルダボール22との間を接続する。図 2に、このようにしてパッド19とソルダボール28と を接続した1例を示す。この接続は、2つのピア27と 内側トレース29とによって行う。

> 【0029】マルチチップモジュール (MCM) 24 は、多数のチップを基板40に接続したサブ回路の完成 品である。図2に、このようなチップを3つ、即ち、ソ ルダボール22と同様ではあるが、スケールが小さいソ 50 ルダパンプ、及び基板40にワイヤポンディングしたG

aAsチップ43によって基板40に接続した2つのフ リップチップシリコンIC41、42を示す。

【0030】より詳細には、本発明によるBGAパッケ ージは図4に平面図として示す。図4において、MCM 24は約10mm²で、BGAパッケージ10の上側メ タライジング層30に形成したダイアタッチパッド13 に実装する。BGAパッケージ10は各辺がほぼ17m mで、ワイヤボンドパッド20と封止リング14を実装 するために各辺にほぼ3mmのスペースがある。下側メ タライジング層32全体に多数の(図示例では121 個)ソルダポール22をアレイ形態で配置する。MCM 24下方の中心エリアの大部分を占めるソルダボールは 接地に割り当てられ、gで表示する。このソルダボール アレイはソルダリングが可能なメタライジングしたパッ ドに設けられるが、本実施例で使用する同時焼成セラミ ックパッケージの場合、これらパッドは、ソルダ濡れ性 を確実にするために、ニッケル及び金で被覆したタング ステンパッドで構成する。ソルダリング性のないタング ステン層にソルダリングが可能なニッケルー金を選択的 にソルダリングするか、あるいはソルダリング性をもつ 20 必要のないエリアに別にセラミック薄膜を形成すること によって、ソルダポールをメタライジングした接地され た下側メタラインジング層32の所要位置に制限する。

【0031】BGAパッケージの中心エリアの外側のエ リアでは、即ち、周辺エリアでは、パッケージの各隅部 において、封止リング14に接地接続するソルダボール 22の群57を設ける。この接地により、封止リングに 接続した金属リッド21が電気スクリーンとして作用 し、MCM上の回路からRF干渉を排除する。

の群16のみを図4に示すが、このような群は4つあ り、いずれも基体12の4つの周縁部に位置する。ワイ ヤボンドパッド20の場合は、上側タライジング層30 に形成し、そのピッチは均一で400μmである。ま た、各群のパッド数は25である。MCM基体40とB GAパッケージ10との間で短く(1mm未満)かつ平 行な、低インダクタンスワイヤポンドを簡単に使用でき るように、実装したMCM24の基体40上のワイヤボ ンドパッドを整合ピッチで離間して設けてもよい。ま いは3倍にして、インダクタンスをさらに低くすること も可能である。

【0033】ワイヤボンドパッド20は個別に信号機能 とパワー/接地機能に分けられる。MCMのパワーはダ イアタッチパッド13の各縁部内に、かつこれにそって 位置するソルダボール列から取出す。このような列を1 つだけ図示するが、4つの入力V1-V4を備えてい る。他の3つの列はさらに入力V5-V6をもってい る。誘電体層33、34の適当なピア、及び中間メタラ

る) によって入力V1-V4は各ワイヤボンドパッド2 0に送られる。残りのワイヤポンドパッド20は信号接 続として使用し、各辺のこれら信号パッド数は15であ る。換言すれば、合計数は60である。パワー接続の場 合と同様に、適当なビア及び内側トレースによって、入 カ信号は外側の2つの周辺列のソルダボールから、即 ち、ボール1-15から対応するワイヤボンドパッドに 接続する。

【0034】ソルダボールは直系がほぼ0.6mmで、 10 ボール間ピッチはほぼ1.5mmである。このように、 列16のパッド20が1.5mm以上離れたソルダボー ルにリンクされることがない、図4に示すパワー/信号 供給構造を使用すると、パワー及び信号接続によって、 MCMが非常に高い周波数で動作する回路を含む場合に 重要になってくる低抵抗及び自己インダクタンスを確実 に処理できる。

【0035】ワイヤボンド群16の(及び他の3つのワ イヤボンド群の) 信号パッドはその大部分がパワーパッ ドかグランドパッド間に設けられているので、信号接続 間のクロストークを最小限にできる効果が得られる。こ のように、信号パッド51は接地されたパッド52と、 同様な接地されたパッド53との間に位置するもので、 これらパッド52及び53は接地されたダイアタッチパ ッド13と一体化している。同様に、信号パッド54は 接地されたパッド53とパワーラインV1をもつパワー パッド55との間に位置する。各群の信号パッドの大部 分について同じことが言えるが、例外は信号接続5-9 及び11である。

【0036】また、接地されたパッケージ基板のメタラ 【0032】ワイヤボンドバッド20については、1つ 30 イジング膜23 (図2参照)と接地された封止リング構 造14が局部的に近接しているため、信号トレース接続 の発現を遮断し、アイソレーションを最小限に抑えるこ とができる。

【0037】BGAパッケージの中心エリアの大部分 は、MCMが関係する外部回路とほとんどグランド接続 するためにだけに使用されるため、このエリア内部には 中間層トレースは必要ない。本発明では、これを利用し て、共振素子またはフィルター素子として、あるいはM CMの内部回路のチューニング素子または調節素子とし た、必要な場合には、パッド上のポンド数を倍増、ある 40 て機能する受動部品をメタライジングした中間層に組込 む。このような部品の1例は、図5に示すように、トリ プレート形状の4分の1波共振器である。この共振器6 0は、内側にメタライジング膜31をもつストリップ6 1を適当なピアルーチングによって、本実施例では、B GAパッケージ10の右縁部にある少なくとも1つのワ イヤボンドパッド20に接続して構成する。共振器の動 作はストリップ61と平行な上下のグランドプレーン1 3及び33 (図2参照) との間に存在する伝送ライン効 果によるもので、これら3つのメタライジングした構造 イジング側層31のトレース(後者は点線で示してあ 50 がいわゆるトリプレート構造を形成する。本実施例の基 板を構成するアルミナセラミックは相対誘電率 Erが 2. 4 G H z でほぼ 9. 8 である。即ち、共振器が上記 波長における4分の1波長共振器だとするなら、これの 長さは10mmでなければならない。図2に示す厚さが 0. 6 mmのパッケージ基板の場合、インピーダンスが 50オームのトリプレート構造のライン幅は約0.3m mである。抵抗が10mΩ/squareの、タングス テンでメタライジングした中間層の代表的な例における このようなラインの抵抗は約0.33オームである。こ の抵抗が共振器のQ値を左右する。

【0038】通常は、共振器60によって占められるエ リアはソルダボール22間にあるBGAパッケージの中 心エリア部分に限られ、上記ストリップ61はソルダボ ール22の隣接列間をこれらにほぼ平行に走る。共振器 の幅が0.5オーム、即ち公称0.3-0.4mmであ ると、ほぼ1.5mmのポール間ピッチに適合すること になる。

【0039】基板中心エリアに実装することができる別 な受動素子はインターデジタルトリプレートフィルター である。例えば、発信及び/又は受信チェイン形帯域フ 20 ィルターとして使用することができる、このようなフィ ルター構造を図6に示す。図6において、フィルター7 0は3つの4分の1波長ストリップ71-73で構成す るが、それぞれの幅及び長さは図5の共振器60と同じ であり、従って、インピーダンスは50オームである。 また、各ストリップはメタライジングした上下の隣接層 とともに、共振器60の場合と同様に、トリプレート形 伝送ラインシステムを形成する。同様に、ストリップ? 1-73それぞれの一端への接続はピアによって行う。 また、必要な場合には、ワイヤボンドパッド20にリン 30 クするトレースを別に設けて、この接続を行ってもよい が、この場合には、接続はBGAパッケージの反対側に 行う。このように、本実施例では、外側ストリップ? 1、73はBGAパッケージの右側から、そして中心ス トリップ72は左側から延設する。また、フィルター分 岐点は、所要の特定設計に応じて、外側フィルター素子 の全長にそって設けてもよい。

【0040】本実施例では、BGAパッケージ10につ いて、同時焼成セラミック製造方法を利用するので、共 振器やフィルター素子の寸法を計算する場合には、この 40 同時焼成方法に固有な寸法的な不安定性を考慮にいれる 必要がある。この不安定性は収縮の形をとり、線状寸法 においては例えば16%で、許容誤差は±0.5%であ る。これら許容誤差は、用いる共振器やフィルターの電 気特性の、即ち、共振周波数や帯域特性の同様な許容誤 差につながる。許容誤差をより厳しく制限するために は、トリプレート構造と表面マイクロストリップ構造 (図示せず) を併用して、製造後のこれら部品をトリミ ングし、かつチューニングする。このためには、共振器 素子やフィルター素子の長さの大部分について、上記し503、65を部分61に対してより離れた列間に延設すれ

たように、トリプレート形化すればよいが、上下いずれ かのメタライジング膜に形成した長さの短いマイクロス トリップを追加する必要がある。レーザトリミングやア プレッシプトリミングを使用して、ラインの長さ及びそ の共振挙動を調節する場合には、素子の一部をパッケー ジ面に移す。なお、これら2つの形態間の遷移における 不連続性を確実に最小限に抑えることができるように留 意する必要がある。

10

【0041】本発明BGA構造の第2実施例では、同時 10 焼成セラミック構成ではなく、PCB形構成を使用す る。この場合には、有機複合積層体にポンディングした メッキした銅メタライジング膜を利用する。またここで は、セラミック形構成に使用することができる金ポンデ ィングやアルミニウムボンディングとは対照的に、金ワ イヤポンディングのみを使用する。PCB形システムの 欠点は、用いる高分子物質、即ち、ポリマー物質は寸法 的にはセラミック程安定性がないことである。また、ア ルミナセラミックの場合には、対象となる周波数で誘電 損失が非常に小さいものを選択できる事実があるが、ポ リマー物質の場合には、関与する積層体に配合する添加 物、例えば、難燃剤のレベルに応じて、誘電損失が幾分 大きくなる傾向がある。

【0042】一方、PCB形構成には利点もある。即 ち、必要なメタライジングパターンを形成するためにフ ォトリソグラフィーを利用できるので、これらパター ン、従って寸法を極めて正確に制御できる。

【0043】別な利点もある。即ち、このような形の構 成の場合、BGAパッケージ本体に実装した共振器/フ ィルター素子においてより高いQ値を実現することがで きる。この理由は、第1に、メタライジングにタングス テンではなく、抵抗率の低い銅を使用するからである。 第2に、セラミック構成に比較して、より厚いメタライ ジング膜をPCB形構成に使用できるからである。

【0044】上記2つの方法にはさらに別な違いもあ る。即ち、PCB形構成の場合、基板に使用する有機ポ リマー物質の誘電率が低い。この事実は、BGAパッケ ージに実装する共振器やフィルターの設計に影響を与え るものである。換言すれば、50オームインピーダンス のためのライン幅及び共振ラインの長さの両者を同時焼 成基板の場合よりも大きくする必要がある。その程度は 40%程である。このために、PCB形構成の場合に は、内側メタライジング膜の面内で共振器60を折り曲 げる必要がある。このような折り曲げ構成の1例を図7 に示す。折り曲げ部分は62-65で示す。図5の直線 状ストリップ61の場合と同様に、各部分はソルダボー ル22の隣接列間に位置する。実際には、部分間の間隔 を広げて、折り曲げ構造の折り曲げ部分の接触(これは 望ましくない)を避けることが必要である。これは、リ ンク部分62及び64を長くするとともに、平行部分6

ば簡単に実現できる。

【0045】共振器を折り曲げる上記方法はPCB系構造にのみ限られるものではなく、共振器やフィルター素子の長さが、例えば、接地されたソルダボールが占める中心エリアよりも長いことが必要とされるときにはいつでも、任意の構成に適用することが可能である。理由は、半波長素子を使用しているからである。

【0046】本発明BGA構造によればまた、受動部品 を中心エリアではなく、周辺エリアに実装することが可 能である。これに最も便利な基材部分はワイヤボンドパ 10 ッド15-18 (図1参照) の隣接群間にある部分であ る。詳細を図4に示す。図示のように、螺旋状インダク タ75はパッケージ10の下部左隅に位置する。有利に は、インダクタ75はメタライジングした上層に形成し て、インダクタとメタライジングした下部層の付近のグ ランドプレーンとの間の間隔を最大化する。これによっ て、グランドに対するキャパシタンスを最小化でき、部 品の自己共振周波数を最大化できる。メタライジングし た上層はまたセラミック構成の抵抗率を最小化できる。 というのは、露出したタングステンメタライジング膜を 20 ニッケル及び金でオーバープレーティングすることがで きるからである。このため、インダクタ抵抗が低くな り、Q値が最大化する。

【0047】インダクタ75は1.2mmのフットプリント内に形成することができ、従ってインダクタ値を11nH以下にでき、Q値を1GHz付近において40~80で最大化できる。このようなインダクタはIF回路において特に重要である。また、小さな、レーザでトリミング可能なセラミックキャバシタ76をインダクタ75付近に実装すると、インダクタ75と協力して、MC3のM内部の発信器回路のチューニングが可能になる。図示のキャバシタ76は寸法が1mm×0.5mmの0402表面実装部品である。

【0048】インダクタ75とキャパシタ76の両者は、適当なピア及びメタライジングトレース(図示せず)によってワイヤボンドパッド20及び/又はソルダボール22に接続する。

【0049】BGAデバイスをキャリングする構造を提供するだけでなく、本発明はBGAディスクリート部品構造を提供するものでもある。このようなディスクリー 40ト部品構造の2つの例を図8及び図9に示す。図8に示すように、3層基材12に上部グランドプレーン80及び下部グランドプレーン82を設ける。内側メタライジング膜にライン共振器81を形成し、共振器81と外部回路をピア83によって接続する。外部回路はソルダバンプ84を介してBGAとインターフェーシングする。図5のBGAデバイスをキャリングする構造における対応する共振器に適用されたように、ライン長さ及び幅、ライン抵抗などに関する基準はこのディスクリート共振器にもあてはまる。50

12

【0050】 ディスクリートなインターデジタルフィル ター部品を図9に示す。図9に示すように、同じ3層基 材12を用いる。これは上下のグランド80、82から なる。但し、本実施例では、図6の構造と同様に、3つ の4分の1波長ライン85、86、87をメタラインジ ングした内側層に設ける。入力及び出力接続は該構造の 最外側のラインに設ける。即ち、ライン85の一端をピ ア89によってソルダパンプ88に接続し、ライン87 の一端をピア91によってソルダバンプ90に接続す る。ライン85、87の他端をそれぞれピア92、93 によってメタラインジングした上部層に形成したマイク ロストリップトリミングスタブ94、95に接続する。 トリミングすべき表面スタブ94、95のエリアを適当 な誘電体でコーチングして(同時焼成構造の場合には、 アルミナを用いて、コーチングすることができる)、ト リミングレーザ光の吸収を改善する。

【0051】図6及び図9の4分の1液長フィルター構造の別な構造として、3つの半波長カップリングラインを隣接4分の1波長構造から利用することがある。図7の場合と同様に、これら構造を折り曲げて、これを利用できるエリア内に制限し、外部BGA接続に対するピアの位置を最適化することができる。

【0052】既に述べたように、適当なビア構造を図8及び図9のディスクリート構造に実装すると、ソルダボール84と共振器やフィルター構造体との間を、そしてメタライジングした上下層の各種グランドプレーン間を接続することができる。4つ以上のメタライジング層からなる他の構造も可能であり、この場合には、2つの外側層と1つの中間層では、3つの隣接介在層に上記トリプレート構造を形成することができる。そして、適当なビア構造を使用して、これら中間層同士を、また必要に応じて、これら中間層を外側層及びソルダボールにリンクする必要がある。

【図面の簡単な説明】

【図1】本発明によるBGA構造の概略平面図である。

【図2】本発明によるBGA構造を組み込んだマルチチップモジュール体の側面図である。

【図3】本発明によるBGA構造に使用する基板の横断面図である。

【図4】図1に示した構造要部を詳細に示す図である。

【図5】本発明によるBGA構造の、メタライジングした中間層に設けた4分の1波長トリプレート共振器を示す図である。

【図6】本発明によるBGA構造の、メタライジングした中間層に設けたインタデジタルトリプレートフィルターを示す図である。

【図7】本発明によるBGA構造の、メタライジングした中間層に設けた4分の1波長トリプレート共振器を示す図である。

【図8】本発明によるディスクリートBGA共振器の側

13

面図である。

【図9】本発明によるディスクリートBGAフィルターの側面図である。

【符号の説明】

- 10 BGA構造
- 12 基板
- 13、23 グランドプレーン

【図1】

14 封止リング

20 ワイヤポンドパッド

22 ソルダボール

24 マルチチップモジュール


30、31、32 メタライジング層


60、70、75、81、100 受動回路素子

14


33、34 介在誘電層


【図2】






【図4】






[図8]

30 32, via | -93 Via | -93 Via | -93 Via | -93




【図9】





【手統補正書】 【提出日】平成7年4月17日 【手統補正1】 【補正対象書類名】図面

【補正対象項目名】全図 【補正方法】変更 【補正内容】




[図2]





【図7】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FÌ H01L 23/12 27/04

技術表示箇所

Q F T